PROJECTE “CASTELLANA” (1970-1971)

 EL PROJECTE “CASTELLANA” (1970-1971) per Eduard Antoja

L’any 1970 vàrem convèncer al responsable de trànsit de l’Ajuntament de Madrid, l’enginyer de camins Sebastián de la Rica, de que EYSSA tenia una tecnologia pròpia que ens permetia fer un control dinàmic, similar al de Elliot, però a una fracció del cost.

Acabat l’Integrador a finals de 1969, em vaig dedicar a estudiar i crear algorismes de generació dinàmica de “ones verdes” lineals i matricials, utilitzant els ordinadors industrials de baix cost HP2114 i HP2116 recent arribats al mercat.

El projecte de Madrid era bastant agosarat. Havíem de controlar 16 cruïlles de la principal artèria de Madrid, la Castellana, entre el cèntrics Nuevos Ministerios i la Residencia La Paz, a l’entrada nord de la ciutat. L’ordinador igual que el Submàster, s’instal·laria a la intempèrie, en una caixa estanca, concretament a un lateral de la Plaza de Cuzco.

El problema principal per a la viabilitat del projecte era que, per fer rodar el programari de generació dinàmica i al mateix temps llegir els detectors, comunicar-nos amb el Submàster i assegurar que tot funcionés, necessitàvem un sistema operatiu en temps real, “multitasking”, que exigia una quantitat de memòria que només es podia trobar en un disc magnètic. Però succeïa que en aquells temps una unitat de disc magnètic de 10 MB, la més petita, costava més d’un milió de pessetes, el doble que l’ordinador. Després de vàries xerrades irreproduïbles amb l’Enrique Alonso vaig decidir escriure un sistema operatiu en temps real resident en els 32KB de memòria interna del HP2114.

Mentre jo escrivia i provava el codi del sistema operatiu, l’Enrique convertia l’algorisme de regulació en un software que havia de rodar sobre un sistema que encara no funcionava. Tot plegat, una bogeria, amb sessions nocturnes inoblidables, i més d’un “pique” quan el meu sistema operatiu i el programa de regulació de l’Enrique “no s’entenien”.

Finalment, el més d’octubre de 1971 tot funcionava, sense que ni l’Enrique ni jo estiguéssim del tot convençuts de que no era un miracle. Un dels tants miracles dels que succeïen a EYSSA...

Eduard Antoja Giralt

Maig de 2024

Computadores centrales para la regulación del tráfico

Computador HP 2100

Enclavamientos y Señales S.A. EYSSA fue pionera a principios de los años 70, en la utilización de computadores para la regulación del tráfico viario con semáforos.
Disponía de un departamento propio de desarrollo de sistemas y programación, formado por cinco técnicos expertos en la aplicación de computadores HP 2100.
Con estos equipos se realizaron grandes proyectos en Mexico DF, San Juan de Puerto Rico, Varsovia, Piacenza, Nápoles, Bologna, Valencia, Sevilla, Madrid, León, Santander, Gijón, entre otros.

El término  HP 2100  designa dos conceptos relacionados. Por una parte designa una serie de minicomputadores producidos por HP entre mediados de la década de 1960, hasta principios de la década de 1990, coincidiendo con el declive de este tipo de equipos. También se refiere a un modelo específico de esta serie.
El 2116A tenía una longitud de palabra de 16 bits  y era de propósito general. 

La memoria principal era de 4096 palabras (4K) de toros magnéticos, ampliable hasta 8 KB en el chasis, o hasta 16K con un extensor de memoria. El 2116A poseía 16 ranuras E/S  en el chasis, un reloj de 10 MHz y un ciclo de reloj  de 1,6 microsegundos. El 2116A tuvo dos revisiones posteriores: el apoyo añadido para 2116B hasta 32K con un extensor de memoria, y el 2116C incorporaba un modelo más compacto de memoria de núcleo, permitiendo que los 32K se encontrasen dentro del chasis del equipo. Entre el software que venía incluido se encontraba un compilador de FORTRAN, ensamblador, enlazador, cargador, sistema operativo  y controladores de E / S. Esto era muy inusual en la mayoría de los fabricantes de ordenadores que vendían primero el hardware y luego el software.  El HP 2116A era un equipo con una gran modularidad, pues podía ser equipado con  hasta 48 ranuras de expansión con adaptadores. Cuando HP vendió más sistemas para negocios que para instrumentación, introdujo el 2115A de corta duración en 1967, una variante de costo reducido de la 2116A, con sólo 8 ranuras E / S. La HP 2116A de 1968 no tenía DMA y aritmética extendida. El 2114A presentó un panel frontal rediseñado, con indicadores de registros reducidos e interruptores táctiles. A partir de esta surgieron dos nuevas revisiones: el 2114B con un solo canal DMA y opciones HSIO a expensas de una sola ranura de E / S, y el 2114C con hasta 16K de memoria básica máxima, a expensas de la otra ranura de E / S. El 2115A y 2114A/B/C tenía un reloj de 8 MHz y un tiempo de ejecución de 2,0 us. (Wikipedia).